|
|
module Test(A,B,C,D, SEL, Y);
input [7:0] A,B,C,D;
input [1:0]SEL;
output wor [7:0] Y;
assign Y=(SEL==2'b00)? A : 8'd0;
assign Y=(SEL==2'b01)? B : 8'd0;
assign Y=(SEL==2'b10)? C : 8'd0;
assign Y=(SEL==2'b11)? D : 8'd0;
endmodule
Кстати, по моему на ваш вариант пишет справедвиво, tri в примере никогра не работает - всегда будет определённое состояние, если я правильно понял то что Вы хотите.
|
|
E-mail: 
info@telesys.ru
