[an error occurred while processing this directive]
[an error occurred while processing this directive]
|
Всё это только в ISE (Xilinx)
Пример входных шин:
zero(3:0),out_mul_B(11:8),zero(3:0)
--*********
out_BC(11:0),zerro(1:0),upp_ss(12)
--***********
zerro(6:0),out_AB(8:2)
Кусочки шин прикрепляешь к пинам, даёшь названия. Комбинированные шины удаётся прикрепить только ко входным шинам. Мой совет, перестать рисовать провода-проводочки и шины, заменять всё на кусочки, прикреплённые к пинам и давать названия этим кусочкам. Для компилятора важны только названия, а не творчески нарисованные провода-проводочки. Т.к. в ISE схема всегда перед компиляцией переделывается в VHDL модуль, то почти всегда можно посмотреть ошибки, или просто написать то-же на VHDL. Вообщем всё сделано так чтобы дизайнеры перестали рисовать красивые (прекрасные) схемы и подолгу раздумывать как оптимально расположить линии (провода и шины).
E-mail: info@telesys.ru