Отправлено kool 09 марта 2006 г. 14:15

Дело в том, что у меня в проекте (sch) есть ножки, которые работают как входа, но пока в ПЛИСе не используются. Я им присваиваю атрибут LOC = Pxx, но при синтезе проекта данные ножки выбрасываются и к ножке Pxx подводятся выхода. Соответственно на плате выход ПЛИС подключается к выходу драйвара. Т.е. нужно сделать так, чтобы или ножка входа не "соптимизировалась", или жестко настроить ножку Рхх на вход.

• Строка "CONFIG PROHIBIT = P99;" в ucf не позволит использовать 99 пин для неназначенных выводов. — NovikM   (09.03.2006 15:56 217.21.40.1, пустое)
  • Спасибо. — kool   (09.03.2006 16:08 84.246.64.87, пустое)
• (+) — andrew_b   (09.03.2006 15:29 80.82.63.185, 364 байт)
• Ответ: Я, что в Altera что в XILINX делаю просто .. — Apast   (09.03.2006 14:25 80.66.68.158, 322 байт)
  • Не дописАл... Если даже это тот атрибут. который мне нужен, то я не знаю какое значение ему нужно присвоить. В хэлпе или плохо рыл, или это не описано. — kool   (09.03.2006 14:34 84.246.64.87, пустое)
  • Я тоже так сделал, но думаю, что должен быть какой-то атрибут у сигнала, который запрещал бы выбрасывание ножек. В xilinx'е на net добавил атрибут "KEEP", но даже не знаю что он делает. даже если и какое значение ему нужно присвоить. — kool   (09.03.2006 14:32 84.246.64.87, пустое)

E-mail: info@telesys.ru