Отправлено хх 17 февраля 2006 г. 12:02 В ответ на: Вопрос по Верилогу. Нужно по разному изменять один и тот же регистр по фронту и спаду синхроимпульса отправлено Al Volovich 17 февраля 2006 г. 10:51

module VIDADR( SI, OutVidAddr);

input SI; wire SI;
output [16:0] OutVidAddr; tri [16:0] OutVidAddr;

reg [16:0] VidAddr;

assign OutVidAddr = SI ? VidAddr : 17'bz;

always @(negedge SI) VidAddr = VidAddr+17'h001;

endmodule

• Я уже разрулил эту ситуацию, но не так лаконично — Al Volovich   (17.02.2006 12:22 212.57.161.164, пустое)
• Спасибо, впечатляет, сейчас попробую — Al Volovich   (17.02.2006 12:20 212.57.161.164, пустое)

E-mail: info@telesys.ru