Отправлено Doka 16 февраля 2006 г. 18:08

скачал
Verilog.PLI.Reference.Manual.pdf
полистал..
.
пока что появился вопрос о том : зачем оно нужно (или может быть полезным) в практике разработчика?!
использует ли его кто-нить?.. если да - то для чего?

• Я использовал при тестбенченьи одной DVB-шной фиговины. (+) — Сидоргек   (17.02.2006 00:47 213.130.5.155, 420 байт)
  • У моделсима есть док по оптимазации быстродействия, там приведены такие цифры: — Gate   (17.02.2006 13:34 88.201.128.33, 128 байт)
    • о! еще одно новое слово. DPI. что можно почитать по нему? — Doka   (17.02.2006 16:22 193.192.152.11, пустое)
      • Мануал по моделсиму или квесте. Если вы пользуетесь продуктами Cadence или Synopsys, то уверен, там тоже есть доки. Еще на www.avaxhome.ru и форуме электроникса народ выкладывает книги по verilog/vhdl/verification. Также рулит www.edaboard.com и verificationguild.com — Gate   (17.02.2006 17:45 88.201.128.33, пустое)
        • спасибо — Doka   (18.02.2006 09:56 83.237.219.152, пустое)
• Для написания сложных тесбенчей. Фактически - интерфейс между С и verilog. Дает большую гибкость (т.к. С), чем оригинальный верилог. К ассертам и формальной верификации никакого отношения не имеет. — Gate   (16.02.2006 23:10 88.201.128.33, пустое)
  • Т.е. создание PLI assert ов вы исключаете напрочь ? (+) — des00   (17.02.2006 09:19 80.89.147.5, 206 байт)
    • Посмотрел книгу assertion based design - да, там в 4-й главе описана pli-библиотека ассертов. Но ведь это не означает, что pli предназначен для assert verification, верно? Просто он использован как гибкий инструмент в данном случае. Для ассертов сейчас - это psl. — Gate   (17.02.2006 13:26 88.201.128.33, пустое)
      • Не могу не согласиться. Но когда я первый раз отвечал я и имел в виду одно из примерений(+) — des00   (17.02.2006 16:31 80.89.147.5, 164 байт)
        • Спасибо!! и если Вас не затруднит последние 2 вопроса (+) — des00   (17.02.2006 18:14 80.89.147.5, 217 байт)
          • Ответ: — Gate   (17.02.2006 19:54 88.201.128.33, 799 байт)
            • Большое спасибо! — des00   (18.02.2006 08:37 80.89.147.5, пустое)
        • Да, конечно. Есть 2 диалекта psl - с vhdl- и verilog-синтаксисом. Что очень приятно - psl может быть записан в отдельный файл, или оформлен как коментарии в уже существующем .v или .vhd (т.е. не надо изменять готовый дизайн!). Ну а синтезаторы комментарии игнорируют, так что совместимость 100%. — Gate   (17.02.2006 17:38 88.201.128.33, пустое)
    • для непосвященных можно попродробнее - что за таки "TLM тестбенчи " ?! — Doka   (17.02.2006 11:08 83.237.219.153, пустое)
      • Это библиотека под SystemC для моделирования (TLM-Transaction Level Modeling) — Gate   (17.02.2006 13:39 88.201.128.33, 81 байт)
  • Вы упустили одно важное достоинство PLI - сложный тестбенч гораздо быстрее выполняется, чем написанный на HDL — Сидоргек   (17.02.2006 00:49 213.130.5.155, пустое)
• ИМХО для assert дезайна и формальной верификаиции используеться сие — des00   (16.02.2006 18:44 80.89.147.5, пустое)

E-mail: info@telesys.ru