|
|
автоматическое создание и изменение всех файлов, то есть мне нужен новый сигнал или порт, я его описал, он везде где надо появился. Нужен новый процесс, его описал, он тоже везде появился. Осталось функциональность вписать и готово. То есть та отвратительность, что надо еще и сам класс описывать, а не только имплементацию, там решена.
ну а синтезатор переводит это дело в верилог, а дальше синтезится обычным DC. Но преимуществ не видать особых, площадь-скорость примерно та же, как на чистом верилоге.
|
|
E-mail: 
info@telesys.ru
