Отправлено des00 20 января 2006 г. 19:24 В ответ на: получается, что нельзя программировать reset value? + отправлено <font color=gray>id_gene</font> 20 января 2006 г. 19:13

имхо собака где то в другом месте порылась, подозреваю что у вас проблеммы имеено с сигналом ресет, т.к. он асинхронный и снимаеться когда попало(отностительно клока), то вероятно, что с по снятию сиганала ресет приходит 1 на вход и вы видите что у вас стоит 1, а не 0.

Что бы это избежать МАЧО из Xilinx (Ken Chapmen) рекомендует использовать сдвиговый регистр с 1 на входе, котрый сбрасывааеться асинхронно. Это будет гарантировать вам, что сигнла ресета на выходе регистра будет достаточно долгим и синхронным ко всей остальной схеме.
Если же есть DCM, то сигнал сброса лучше взять с нее, и либо просто пустить на схему, либо также на несколько тригеров.

• Да у него скорее всего проблемы не с резетом (нормальным, по сигналу резет, точнее по "st"), а с power-up. Две большие разницы. Могу ему только посоветовать в квартусе аттрибутом "power-up level" для этого регистра вписать. Если съест. — SM   (20.01.2006 19:36 81.94.147.99, пустое)
  • может быть, но точно этого понять нельзя, Автор же не указал откуда он берет сигнал ресет, как смотрит что у него 1 и т.д. по описанию обычный D тригер, после ресета будет "есть" все что на входе — des00   (20.01.2006 19:40 80.89.147.5, пустое)
    • Да вот фраза такая была.... (+) — SM   (20.01.2006 19:50 81.94.147.99, 175 байт)
      • ну вот я и говорю, как он определяет момент включения, может быть цешкой, после полминуты после включения, на внешней ноге, тут осцил нужен на сигнал ресет, на вход/выход тригера. — des00   (20.01.2006 19:52 80.89.147.5, пустое)
        • Вопрос в принципе. Я понимаю что в таком описании триггер с первым клоком "съест" то что на его входе. А если у него есть ce? — cx   (20.01.2006 23:28 213.87.88.2, пустое)
        • Да нет у него резета внешнего. Если бы был, это было бы видно в его верилогописанине. — SM   (20.01.2006 19:53 81.94.147.99, пустое)

E-mail: info@telesys.ru