Отправлено Doka 20 января 2006 г. 14:21 В ответ на: Регистры ALTERA (+) отправлено <font color=gray>cx</font> 20 января 2006 г. 14:10

это ничто иное как сигнал подаваемый на вход триггера с вх.сигналом по схеме ИЛИ.
попробуйте так и сделать.

>> Почему запись output reg dout = 1'b0 игнорируется синтезатором причем молча)?

потому что это и в VHDL так: подобное задание констант - несинтезируемая конструкция.
используется только для моделирования начального значения

• Как я понимаю вход асинхронной установки у альтеры это ALOAD и ADATA примитива DFFEAS — SM   (20.01.2006 14:32 81.94.147.99, пустое)
• Ответ: — cx   (20.01.2006 14:26 81.195.97.67, 75 байт)
  • ИЛИ или И - не имеет значения дл синхронности .. — Doka   (20.01.2006 14:34 193.192.155.22, 478 байт)
    • Ответ: — cx   (20.01.2006 14:40 81.195.97.67, 148 байт)
      • сбросит-сбросит :)... но не триггер ,а сигнал ,который якобы выход триггера ;-) — Doka   (20.01.2006 14:53 193.192.155.22, пустое)
        • Это не асинхронный сброс :) — cx   (20.01.2006 14:54 81.195.97.67, пустое)
          • ну отчегоже?!.. значение на выходе утснавливается в 0 при активном ресете - и время изменения не привязано к клоку — Doka   (20.01.2006 15:03 193.192.155.22, пустое)
            • Уже не смешно. — cx   (21.01.2006 00:24 213.87.88.2, пустое)
• сорри. ступил: конечно же ИЛИ на ВЫХОД триггера надо ставить — Doka   (20.01.2006 14:24 193.192.155.22, пустое)
• вход асинхронной установки ? лог.функция с априори синхронным входом тригера ? не подскажете(+) — des00   (20.01.2006 14:23 80.89.147.5, 66 байт)
  • имел в виду вход D (т.е. даных) — Doka   (20.01.2006 14:25 193.192.155.22, пустое)

E-mail: info@telesys.ru