|
|
когда LVDS оказывается не подключенной к линии связи то в этом случае
обычно внутри микросхемы реализуют механизм поддтяжки через резисторы к U питания - это приводит к тому , что срабатывает внутренняя логика и выход приемника LVDS становится равным логической 1
этот механизм описан у TI и NATIONAl (например)
перерыл доку по альтере но нигде не нашел описания этого механизма
отсюда вопрос
как реализвоан в LVDS механизм висячих концов в приемниках альтеры?
или я как всегда смотрю в книгу вижу фигу - и следовательно укажите название документа в HANDBOOK altera где это описано ;-)))
спасибо
|
|
E-mail: 
info@telesys.ru
