[an error occurred while processing this directive]
|
подключить VHDL-модуль к проекту, если уж так сложилось, что откуда-то выросла необходимость поюзать готовый VHDL-модуль. Ну и знать его на таком уровне, чтобы можно было посмотреть "а как они это реализовали". Да и зная в совершенстве ЛЮБОЙ язык описания аппаратуры, на другой, если уж приперло, пересесть дело нехитрое и недолгое. Ну а статистика однозначно говорит что верилог востребованней. Аналогично как если сравнивать паскаль с С применительно к микроконтроллерам.
E-mail: info@telesys.ru