Отправлено discreet 03 октября 2005 г. 16:21

Проект делаю на Active-Hdl в проекте в схематике подключаю блок памяти сгенеренный Xilinx Core Gen потом передаю в Xilinx ISE 7.1 он ругается
NgdBuild:604 - logical block 'U1' with type 'ram' could not be resolved. A pin name misspelling can cause this, a missing edif or ngc file, or the misspelling of a type name. Symbol 'ram' is not supported in target 'spartan3'. Какой файл памяти сгенерированный Core Gen нужен Xilinx что-бы работал Place&route и вообще как правильно это сделать может что-то не так?

• Ответ: нужен файл *.edn — dsmv   (03.10.2005 18:50 80.253.9.6, 476 байт)
• Ответ: *.edn нужно положить в папку проекта ISE. — Mad Makc   (03.10.2005 16:37 62.205.175.210, пустое)
  • Актив-ХДЛ плодит очень много папок. Попробуйте положить в ......../implementation/ver<номер>/rev<номер>. А может в ..../syntesis. — druzhin   (03.10.2005 16:45 80.92.98.198, пустое)
    • Положить в любую папку и указать ISEгде лежат хардварные макросы :) — des00   (03.10.2005 18:41 80.89.147.5, пустое)
• файл *.edn надо кудато положить, лень вспоминать-разбираться куда. Вы все *.edn-файлы размножте по всем папкам проекта. — druzhin   (03.10.2005 16:31 80.92.98.198, пустое)