Спасибо, но такт негде взять, а задержки около 100 +-40 нс. («Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

[an error occurred while processing this directive] [an error occurred while processing this directive] Спасибо, но такт негде взять, а задержки около 100 +-40 нс.

(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

[an error occurred while processing this directive] [an error occurred while processing this directive]

Отправлено Kontik 23 апреля 2002 г. 11:46
В ответ на: Внутри CPLD/FPGA нет линий задержки. Самый правильный путь - задежка с помощью D-триггеров или многофазное тактирование отправлено Victor® 23 апреля 2002 г. 11:31

Составить ответ ||| Конференция ||| Архив

Ответы

...не вижу проблемы. 40ns получатся из тактовой 25MHz (всего-то). Или тут что-то другое? — IgorK (23.04.2002 14:11, пустое)
Поставь N-ое количество LCELL последовательно. Это не рекомендация, а выход из ситуации. Да простят меня коллеги за такой совет :-) — Victor® (23.04.2002 12:54, пустое)

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание ||| Без кадра

E-mail: info@telesys.ru