Отправлено Doka 22 августа 2005 г. 18:49 В ответ на: Оно, только я в Verilog, vhdl не понимаю. Мне бы схему. отправлено <font color=gray>sdv</font> 22 августа 2005 г. 17:43

..а насчет схемы - так синтезируйте, а схему после синтезатора распечатайте - Symplify довольно сносно синтезированные схемки рисует