Отправлено arexol 14 августа 2005 г. 11:51

Есть уже достаточно большой проект - но к нему нужно ещё доделывать всякие мелочи, при этом вечно получается лажа из-за того что поправишь в одном месте а испортиться в другом (изменяются временные параметры участка схемы который не связан с текущими изменениями - иногда падает)
Оставшиеся переделки не критичны по скорости и следовательно мне всёравно как оно и где там их расфиттит.

Можно ли как-нить залотчить устоявшиеся участки проекта что-бы они всегда фиттились на одно о тоже место а остальное по остаточному принципу ?

• см Logic Lock, вроде руский перевод кто то делал на электрониксе. сам не пробывал — des00   (15.08.2005 07:42 80.89.147.5, пустое)
  • даже линк нашел — des00   (15.08.2005 09:29 80.89.147.5, пустое, ссылка)