[an error occurred while processing this directive]
Читаю Virtex-II Digital Clock Manager (VTT010)
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

миниатюрный аудио-видеорекордер mAVR

Отправлено zlyh 12 августа 2005 г. 15:07
В ответ на: Добрый день господа! Вопрос про подходк к проектированию ВЧ дизайнов на ФПГА (+) отправлено <font color=gray>des00</font> 11 августа 2005 г. 08:18

-> DCM Features -> Clock De-Skew
The well-buffered global clock distribution network minimizes clock skew, regardless of loading differences. By monitoring a sample of the output clock (CLK0 or CLK2X), the de-skew circuit automatically compensates for the delay on the routing network, effectively eliminating the delay from the external input port to the individual clock loads within the device.
Я понимаю что используя всего лишь один честный клок я получу "regardless of ... differences".
Так же если бы на 500 МГцах при большой загрузке кристалла надо было бы вручную задействовать несколько DCM-ов то была бы application note.
Описано вроде много, внутренний разброс нигде кроме как в maxskew не поднимается.

... Или я слепо доверяю их инженерам. ;-)

Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 
NoIX ключ Запомнить

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru