Отправлено zlyh 11 августа 2005 г. 10:13 В ответ на: Добрый день господа! Вопрос про подходк к проектированию ВЧ дизайнов на ФПГА (+) отправлено <font color=gray>des00</font> 11 августа 2005 г. 08:18

Только до 4го Виртекса и 7го ИСЕ я ещё "не дорос". SYSTEM_JITTER они вот обьявили что есть, а используют ли его реально, не знаю.
В Constraints Guide есть раздел System Synchronous Timing только уж очень маленький.

Я бы использовал один клок. Это они нам на картинке рисуют один клоковый буфер. Реально там всё сложнее и по всей площади они разведут как надо.

И ещё, есть печальный опыт тактирования аналоговой части клоками прошедшими через DCMы, DLLи и всякие эти ПЛИСовые навороты. Грязный клок получается, спектр-анализёром видно как он все clok-enable-ы в себя собирает (по питанию наверно).

• это точно подмечено(+) — net   (12.08.2005 08:30 83.237.5.148, 473 байт)