Отправлено zlyh 01 июля 2005 г. 16:29 В ответ на: А как извините меня вы сигналы от CoreGen собираете, а? Разве не в схеметике рисуете головной файл. Ессс-но, пишу на VHDL, но блоки то соединять надо. отправлено Begin_ISE 01 июля 2005 г. 11:42

КореГен рожает также HDLные файлы для моделирования. Их и вставляем. Но при синтезе можно или указать не синтезировать КореГеновскую компоненту или вообще не подсовывать её синтезатору.

А как буржуи пишут мелкосхемы исключительно на HDL-е?