А если пользоваться нормальными пакетами, то можно дизайн делать в графике(графическое представление действительно нагляднее), потом генерить VHDL/Verilog, а эти файлы можно хоть в XILINX, хоть в Alter-у («Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

[an error occurred while processing this directive] А если пользоваться нормальными пакетами, то можно дизайн делать в графике(графическое представление действительно нагляднее), потом генерить VHDL/Verilog, а эти файлы можно хоть в XILINX, хоть в Alter-у

(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

Отправлено DPAVLOV 01 июля 2005 г. 12:31
В ответ на: Да можно, но это же полный гемморой (+) отправлено Begin_ISE 01 июля 2005 г. 12:07

Составить ответ ||| Конференция ||| Архив

Ответы

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание ||| Без кадра

E-mail: info@telesys.ru

Ответы

Отправка ответа