Отправлено cdg 30 июня 2005 г. 15:39 В ответ на: Ответ: Это в код написать? отправлено vitus_strom 30 июня 2005 г. 15:36

module example2(out1, out2, clk, in1, in2);
output out1, out2;
input clk;
input in1, in2;
wire and_out;
wire keep1 /* synthesis syn_keep=1 */;
wire keep2 /* synthesis syn_keep=1 */;
reg out1, out2;
assign and_out=in1&in2;
assign keep1=and_out;
assign keep2=and_out;
always @(posedge clk)begin;
out1<=keep1;
out2<=keep2;
end
endmodule

• Ответ: Спасибо буду пробывать — vitus_strom   (30.06.2005 16:03 212.67.84.229, пустое)