[an error occurred while processing this directive]
|
временные характеристики для микросхемы !!! в целом. Т.е. когда вы какойто внутрений блок синтезируете и разодите отдельно, то его входы, выходы цепляются к пинам микросхемы. Соотсветсвенно добавляются эти задержки, когда вы разводите свой блок в составе всего устройства, его выводы цепляются к выводам других блоков устройства, а уже соответсвенно они цепляются к выводам микросхемы, и если окружение вышего "тяжолого" блока, спроектирвоано более удачно для аодсоединения к выводам микросхемы (меньше число выводов, триггера близко к падам, меньше логики между падом и первым триггером) соотвеветсвенно и схема выша станет быстрей, так как ваш "тяжелый" блок "живет" внутри нечто большего и в его задержках нет времен падов итп.
E-mail: info@telesys.ru