Отправлено Builder 27 апреля 2005 г. 11:33

Присматриваюсь к Spartan-3 (сейчас работаю с Альтерой).
Но вот что смущает. Проекты у меня не очень большие (~до 4-6k ячеек),
и я себя низкоуровневой ручной оптимазацией (констраинами) не утруждаю - пишу на Verilog, компиляю, если не устраивает времянка - запускаю Design Space Explorer и за приемлемое время получаю что нужно.
Вопрос: а как с этим у ксалинкса, а то почитаешь топики про необходимость пользовать констраины для получения хорошего результата - как то не весело.

• Вон, ниже ребята PCI делают без constraints-ов, им весело. — zlyh   (27.04.2005 12:53, пустое)
  • Я может не совсем корректно выразился (+) — Builder   (27.04.2005 17:03, 520 байт)
    • есть всякие интересные фишки в amplify - причем так как оно базируется на modular design - то эксклюзивно для ксалинса — yes   (28.04.2005 08:22, 187 байт)
    • Есть Multi P&R - разводит несколько (сколько скажешь) разных разводок и выбирает ту, где уложилось (+) — Gorby   (27.04.2005 17:45, 482 байт)
    • От серца отлегло :-). Тогда это наверно будет Multi Pass Place & Route. — zlyh   (27.04.2005 17:35, пустое)
• Да нормально все у Ксилинкса. Главное, чтоб дизайн был максимально синхронный(+) — Gorby   (27.04.2005 11:41, 605 байт)