[an error occurred while processing this directive]
На верилоге: assign out = in ? 1'bz : 1'b0;
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
миниатюрный аудио-видеорекордер mAVR

Отправлено Victor Yurchenko 12 апреля 2005 г. 11:56
В ответ на: Заставили делать проект в Quartus 4.2 под Altera. (Сам работал все время на Xilinx) Не могу найти в настройках, как объяснить чипу, что выход с открытым стоком? В dataSheet говорят что есть такой режим. А найти не могу. Кто тыкнет пальцем, куда смотреть? отправлено Shatun 12 апреля 2005 г. 09:49


Составить ответ  |||  Конференция  |||  Архив

Ответы

Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 

Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru