Отправлено Gorby 06 апреля 2005 г. 17:54 В ответ на: симуляция функциональная отправлено std-logic 06 апреля 2005 г. 17:35

боооольшая разница. То есть вам надо бы симулировать post place&route модель устройства. Там тайминги близки к реальности. Хотя и там могут встречаться разные чудеса. Примите за общее правило: ШАГ 1 - функциональная симуляция исходников на VHDL - позволит убедиться в алгоритмической правильности разрабатываемого устройства. ШАГ 2 - временная симуляция post place&route модели - позволит "вживую" проверить соблюдение таймингов в синтезированной и разведенной реализации вашего исходного кода. И последнее. Если при временной симуляции post place&route модели все работает правильно, то существует ВЫСОКАЯ <= 1 вероятность, что устройство заработает в живой микросхеме. Но если не работает в модели, то реальное железо не заработает НИКОГДА.