[an error occurred while processing this directive]
И в <projectname>.par файле найдены все constraint-ы и сказано что All constraints were met ?
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
zlyh
06 апреля 2005 г. 13:56
В ответ на:
Откуда могут появлятся различия в поведении схемы в симуляторе и в железе?
отправлено std-logic 06 апреля 2005 г. 12:12
Составить ответ
|||
Конференция
|||
Архив
Ответы
Задавший вопрос, о констрейнах, похоже, не знает. И даже если они все WERE MET, не факт что заработает (а в друг чего проглядел и не законстрейнил)
—
Gorby
(06.04.2005 17:59,
пустое
)
Часто встречаются люди которые даже период клока и сетапы-холды внешних буферов на задают.
—
zlyh
(07.04.2005 17:38,
пустое
)
Ответ:
—
std-logic
(07.04.2005 10:32, 435 байт)
Ответ:
—
std-logic
(07.04.2005 10:31, 435 байт)
(научите меня ставить кавычки) Я говорил про файл с расширением par.
—
zlyh
(06.04.2005 14:03,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru