[an error occurred while processing this directive]
Есть, но также и есть куча сигналов, состояние которых в любом случае придет в нормальное очень быстро.
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
Artem
05 апреля 2005 г. 03:47
В ответ на:
А может просто правильно писать программы? У вас что нет сброса во всей схеме?
отправлено Serega Doc 04 апреля 2005 г. 16:33
Составить ответ
|||
Конференция
|||
Архив
Ответы
Вы готовили когда нибудь кушать? Можно одно и тоже блюдо приготовить а можно приготовить очень вкусно. Так вот и под FPGA можно просто писать а можно писать правильно.
—
Serega Doc
(05.04.2005 09:35, 182 байт)
Важна надежность. Но я кушаю очень давно, а за верилог взялся на прошлой неделе. Потому и спрашиваю о необходимости к примеру делителя PLL на 2, если он все равно сбросится через такт.
—
Artem
(05.04.2005 10:39,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru