[an error occurred while processing this directive]
|
в те-же моменты, когда и в обычном триггере (который на CMOS состоит из пары соединенных подряд латчей, тактируемых инвертированным клоком). То есть когда в процессе закрытия входного ключа и открытия ключа обратной связи сигнал имеет промежуточный "не логический" уровень. А вот как с этим бороться - разве что делать латч на основе буфера с триггером шмитта... А в FPGA по всей видимости или курить бамбук, или после латча пропустить через дополнительный обыкновенный триггер.
E-mail: info@telesys.ru