[an error occurred while processing this directive]
|
Меня интересует следуещее: вход А подключен к CLRN и CLK. D = VCC.
Мне нада чтобы сигнал на CLK пришел позже чем на CLRN. В MAX PLUS II
я ставлю 4 LATCH тригера и все нормально работает, но в Квартусе такое не проходит он их просто выбтасывает. Как мне заставить компилятор не выбрасывать эти тригеры ?
E-mail: info@telesys.ru