Отправлено Andy-P 14 февраля 2005 г. 17:13 В ответ на: Может быть Data Delay у вас равна Clock Delay? отправлено cms 14 февраля 2005 г. 16:09

После P&R указанного сдвигового регистра из двух триггеров получено:

1. Время задержки клока от пина до первого триггера +691ps
2. Время задержки данных от пина до первого триггера +4039 ps
3. Время предустановки данных на пине по отношению к клоку (тоже на пине) +2854 ps
4. Время удержания данных на пине по отношению к клоку (тоже на пине) -2808 ps

Т.е. время стабильных данных 2854 – 2808 = 46 ps
Если варьировать Data Delay по отношению к Clock Delay можно получить разные значения времен пп 3 и 4, т.е. сдвинуть по отношению к фронту клока окно стабильности входных данных, но не саму длительность окна (data validity time span). Меня сейчас настораживает именно малое значение data validity = 46 ps.

По data sheet для регистра в IOE для EP1C6-7
Tinsu = 3190 ps
Tinh = 0 ps
Т.е. время стабильных данных (data validity) 3190 – 0 = 3190 ps это окно можно подвигать вперед-назад по отношению к фронту клока (за счет программируемых задержек), но изменить саму величину окна не представляю как.