[an error occurred while processing this directive]
|
Синтезируемое подмножество, действительно, гораздо уже, чем полный VHDL. Если описать D-триггер средствами вне этого подмножества, то синтезироваться, скорее всего, не будет - и не должно. А при моделировании все будет OK.
Синтезируемое подмножество VHDL довольно узко - но позволяет описать любую конструкцию, которую можно синтезировать, и которую дожен понимать любой синтезатор. Замечу, что многие синтезаторы VHDL понимают конструкции, выходящие за рамки стандартного синтезируемого подмножества, и постоянно идет обсуждение, как можно расширить синтезируемое подмножество конструкциями, которые уже понимает большинство синтезаторов.
По поводу мутности VHDL и просрачности C++ - Вы, например, сможете без заглядывания в справочники и стандарты C++ подробно описать, скажем, правила специализации шаблонов, со всеми тонкостями?
E-mail: info@telesys.ru