[an error occurred while processing this directive]
|
мне, например, не понятно, что вы имеете ввиду.
Вот выдержка из IEEE Std 1346-1995:
(Page 8, Section 2)
Using sign whith constant numbers
-8'd6 //this defines the two`s complement of ,..
как видно знак здесь имеет место.
В Verilog 2001 появилась поддержка signed reg.
E-mail: info@telesys.ru