|
|
У Циклона, есть по сути три режима загрузки: Active serial, Passive serial, JTAG. Первое, это когда FPGA сама управляет процессом загрузки (из внешней конфигурационной флэш), второе - когда в нее насильно льют битовый поток с внешним клоком (с микроконтроллера), третье - и так понятно что. Первые два режима выбираются хардверно ногами MSEL[1..0], третий присутствует всегда. Посему:
1.1 Если конфигурируете Passive serial, то эти выводы вообще можно спокойно использовать как IO по усмотрению.
1.2 Да, равнозначны.
2. Внутреннее тактирование в FPGA присутствует во всех режимах. Оно асинхронно к внешнему клоку загрузки и нужно самой FPGA для процесса инициализации. Если стоит Passive serial, то клок загрузки - внешний, Active serial - как уже было сказано, внутренний, и привязан к внутреннему тактированию.
3. Да, можно не использовать PLL, и в некоторых случаях даже нужно :)
4. У Циклона есть такая нога CRC_ERROR (для EP1C6Q240 - вывод 2) которая сообщит вам о том, что конфикурация микросхемы сбойная, это может произойти по многим причинам, которым нужно посвящать отдельную тему. Внутренний механизм FPGA сверяет циклически изначальное CRC с реальным положением вещей в микросхеме. Не проверяются только ячейки памяти, что и понятно. Эта опция доступна начиная, по моему с Квартуса 4.1
Ну а по поводу работать "годами" - врядли. Есть специальные отчёты по радиации, там один пессимизм сплошной... Для этой цели лучше ProASICplus подходит, но к сожалению, по сравнению с циклоном это просто очень и очень слабо....
E-mail: 
info@telesys.ru
