Подскажите,как в Active-HDL использовать TestBench в Post-synthesis simulation и timing simulation. И еще, как заставить работать FSM compiller? А то он говорит что нет лицензии.Использую Active-HDL 6.2 WEB. («Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

[an error occurred while processing this directive] Подскажите,как в Active-HDL использовать TestBench в Post-synthesis simulation и timing simulation. И еще, как заставить работать FSM compiller? А то он говорит что нет лицензии.Использую Active-HDL 6.2 WEB.

(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

Отправлено GVS 24 ноября 2004 г. 16:47

Составить ответ ||| Конференция ||| Архив

Ответы

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание ||| Без кадра

E-mail: info@telesys.ru

Ответы

Отправка ответа