Она дает один и тот же результат всегда. («Телесистемы»: Конференция 'Программируемые логические схемы и их применение')

[an error occurred while processing this directive] Она дает один и тот же результат всегда.

(«Телесистемы»: Конференция 'Программируемые логические схемы и их применение')

Отправлено V61 19 ноября 2004 г. 17:24
В ответ на: нет простите меню (+) отправлено Dr.Alex 19 ноября 2004 г. 17:02

Иначе быть не может.
Придуман Verilog, в частности, для того, что бы при моделировании исключить "холостые" заходы в процесс.

Отправка ответа