Отправлено dxp 19 ноября 2004 г. 13:15 В ответ на: Ответ: (+) отправлено SM 19 ноября 2004 г. 11:53

а на FPGA, например, Циклон, синтезатор, например, Синплифай конструкцию:

    reg A;
    reg [7:0] B;
    always @(posedge clk, posedge reset)
    if(reset)
    begin
        A <= 1;
        B <= 0;
    end
    else
    begin
        ...;
    end

превращает в триггеры с асинхронным сбросом/установкой. И об этом прямо сказано в доке:

Synplify Pro Reference Manual, August 2004 9-15

An always block can have more than one event control argument, provided they are all edge-triggered events or all signals; these two kinds of arguments cannot be mixed in the same always block.

Examples
// OK: Both arguments are edge-triggered events
always @(posedge clk or posedge rst)
// OK: Both arguments are signals
always @(A or B)
// No good: One edge-triggered event, one signal
always @(posedge clk or rst)

Т.е. он не дает использовать "фрОнтовые" и "нефрОнтовые" аргументы в одном блоке.

А как по Вашему правильно описывается триггер с асинхронным сбросом?

• По моему - always @(posedge clk or rst) , rst ведь по уровню, а не по факту положительного перепада. — SM   (19.11.2004 15:40, пустое)
  • Тогда получится, если rst перешел с 1 на 0, то будет обрабатываться ветка, которая работает по posedge clk - ведь rst != 1. Что есть неправильно. — dxp   (19.11.2004 16:50, пустое)
    • просто пришлось бы доп. условия в ифы вводить.. Вот так, чтобы избежать одной корявости, придумали другую.. — Dr.Alex   (19.11.2004 17:04, пустое)
      • Не понял, в чем тут корявость? И какие доп. условия в ифы? — dxp   (19.11.2004 17:13, пустое)
        • корявость в нарушении идеологии языка (пачкой поседжей), а доп. условия - чтобы поправить то на что вы в предыдущем посте указали.. — Dr.Alex   (19.11.2004 17:16, пустое)
          • Простите, если туплю, не понимаю, в чем "нарушение идеологии языка"? По-моему, все логично. — dxp   (19.11.2004 17:45, пустое)