|
|
Имеем синтезированное описание некоего устройства
Необходимо топологам указать для каких цепей строить дерево клоков.
Синтезатор Cadence BuidGates, симуляция в Verilog XL.
Есть ли какаянить команда в синтезаторе или в верилогХЛ что бы все цепи которые являются клоками (заходят хотя бы на один клоковый вход какого либо элемента) вывести ?
Основные клоки (одекватные отображения имеющихся в функциональном описании) уже обработаны, все остальные скорее всего не значительны и деревья им не понадобяться, но хотелось бы полной уверенности.
E-mail: 
info@telesys.ru
