[an error occurred while processing this directive]
|
Не понимает в верилоге generate. Часто указывает на ошибки не там, где они есть. В тестбенче синхра получилась не как clock process, а в виде огромного количества строк с чередованием один-ноль через полпериода.
Как прикрутить моделсим к синплифи?
E-mail: info@telesys.ru