[an error occurred while processing this directive]
compile
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
druzhin
29 октября 2004 г. 16:28
В ответ на:
Может я тоже чего не понимаю, но Aldec сам не синтезирует. Он только вызывет то же ISE или Symplify. Проблема в синтезе или моделировании ? Если в моделиовании - то вкладка Design\Setting\Verilog, если синтез - то надо смотреть передачу параметров синтезатору.
отправлено dsmv 29 октября 2004 г. 14:36
Составить ответ
|||
Конференция
|||
Архив
Ответы
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru