Отправлено IgorK 22 декабря 2001 г. 00:01 В ответ на: Уточнение. отправлено -=Sergei=- 21 декабря 2001 г. 15:05

Не советую делать [получать из HDL] CLB(c1)..CLB(c2)..CLB(c2)..CLB(c1), пусть даже частоты кратные и получены из одного источника -> из-за опасности метастабильности. Лучше, если на разных частотах работают разные (принципиально) части схемы, а для их 'стыковки' используется, например, двухпортовая память. Временной анализатор правильно рассчитывает *худший* случай, только возможность metastability он не учитывает.
В простых случаях (небольшая схема/часть схемы) можно работать на большей кратной частоте, а меньшую кратную использовать в качестве Enable. Если попробуете - увидите, что покажет анализатор.