[an error occurred while processing this directive]
|
Привет,
проект для проектировщика FPGA в Verilog.
Хорошая зарплата за проект, и Вы можете сделать это дома
Если Вы интерес в этом проекте, пишите ishlimen@yahoo.com
илья
E-mail: info@telesys.ru