Отправлено V_M 16 октября 2004 г. 13:35

У меня есть проект на VHDL для EPM7128s. С опцией оптимизации balanced с треском влазит. При этом работает с большими глюками (не работает). Если выкинуть часть проекта, все начинает работать. Исходник вроде верный (по частям уже был испытан). Отюда вопрос. Как ведет себя и компилируется MAX7000s забитый под завязку? Как можно тонко управлять опциями оптимизации в Quartuse?

• Пробовал проект делать - любые изменения с большим трудом проходили — alpu   (18.10.2004 07:25, пустое)
• Оптимизатор Квартуса дает лучшие результаты (схема и быстрее и меньше), если опция - оптимизировать по скорости. А насколько процентов (ячеек) заполнена микросхема? — Tiro   (17.10.2004 00:31, пустое)
• Ответ: — SAZH   (16.10.2004 19:55, 189 байт)
• Да в общем, неплохо - лучше, чем FPGA. Просто ноги назначать надо "немного" ориентируясь на внутреннюю струкруру чипа - и счастье придет. — _Aquarius_   (16.10.2004 13:47, пустое)
  • Поддерживаю. При ручной разводке ног есть три проекта на 7128 с числом занятых ячеек 126-128. работает — Vist   (18.10.2004 09:42, пустое)