[an error occurred while processing this directive]
Вопрос по сигналам DEVSEL и TRDY шины PCI.
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
|
Отправлено
d_y 01 октября 2004 г. 16:32
|
|
|
|
При каких условиях сигналы DEVSEL и TRDY переключаются на выход и выставляется в 1 на 1 такт перед установкой в активное состояние и после передачи данных ?
Как на VHDL реализуется эта задержка ?
Составить ответ
|||
Конференция
|||
Архив
Ответы
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru