Отправлено confflex 29 сентября 2004 г. 10:59 В ответ на: А почему бы тебе сразу не вставить верилог-модули в проект фаундэйшона, а в опциях проекта не задать синтез Sinplify? А дальше всё делаешь в фаундэйшоне. отправлено Тээмэсник 29 сентября 2004 г. 09:28

в HDL Editor в разделе Synthesis/Configuration/ есть только FPGA Express, а во вторых, какая разница как запускать синтез. Проблема в том, что не выполняется функциональная симуляция, когда цепляю edf-ы, сгенерённые Synplify.