Ну вы как прям первый год замужем :-) На VHDL так же как и обычный компонент. (+) («Телесистемы»: Конференция 'Программируемые логические схемы и их применение')

[an error occurred while processing this directive] Ну вы как прям первый год замужем :-) На VHDL так же как и обычный компонент. (+)

(«Телесистемы»: Конференция 'Программируемые логические схемы и их применение')

architecture ... of ... is

attribute syn_black_box : boolean;

component BUFT is
port(...);
end component;
attribute syn_black_box of BUFT : component is true;

...

И так для всех блэкбоксов.

Вообще читайте доки, они рулез. :-) В доке на Синплифай все атрибуты расписаны и даны примеры для VHDL и Verilog.

Отправка ответа