[an error occurred while processing this directive]
|
1)В середине сдвинутых 60 МГц-овых импульсов наверняка будут Glitch'и (т.к. задний фронт 60 МГц на входе не будет совпадать с передним фронтом 120 МГц - для МС CY2303(интересная микросхема - PLL в 8-выв. корпусах я еще не встречал, жаль фазу вых. тактов двигать не умеет) разница до +/- 200 ps).
2)Кроме того, мне нужно, чтобы задержка между входными 60 МГц-ами на входе и внутри MAX'а была минимальна - т.к. MAX и Cyclone обмениваются между собой данными со скоростью до 30 МБайт/с.
E-mail: info@telesys.ru