[an error occurred while processing this directive]
|
1. Заведено на GCLK1?
2. С какой градацией по быстродействию устройство?
3. Как связано ограничение по невозможности с заведением на логику с ограничением по удвоению частоты сигнала?
INCLUDE "clklock.inc";
SUBDESIGN tst
(
clk : INPUT;
d : INPUT;
q : OUTPUT;
)
VARIABLE
boost : CLKLOCK WITH (CLOCKBOOST=2, INPUT_FREQUENCY=33);
gclk : NODE;
BEGIN
boost.inclk=clk;
gclk=boost.outclk;
q=DFF(d,gclk,,);
END;
E-mail: info@telesys.ru