А как такое: один чип в Mode - Master Serial - от него и берем CLK к ПЗУ и остальным FPGA , но их ставим в Mode - Slave Serial ? («Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

[an error occurred while processing this directive] А как такое: один чип в Mode - Master Serial - от него и берем CLK к ПЗУ и остальным FPGA , но их ставим в Mode - Slave Serial ?

(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)