Отправлено Romario 16 июля 2004 г. 15:13 В ответ на: Правда в том (+) отправлено SM 16 июля 2004 г. 15:04

убрал пару сигналов (a и b) в порте (VHDL) и перекомпилил проект в Symplify
подсунул в квартус edif
убрал эти сигналы из Assign Pins откомпилил в квартусе. Потом
опять Assign Pins ->Node Finder->List (Pins:all) и он мне опять их показывает. Как ему надо затереть инфу о сигналах a и b?

• Не знаю. Стереть весь директорий "db" разве что (+) — SM   (16.07.2004 16:13, 109 байт)