[an error occurred while processing this directive]
|
VHDL Component Declaration:
COMPONENT GLOBAL
PORT (a_in : IN STD_LOGIC;
a_out: OUT STD_LOGIC);
END COMPONENT;
или задать атрибут Global для нужного сигнала прямо через Assignment Editor
E-mail: info@telesys.ru