Отправлено SM 08 июля 2004 г. 11:58 В ответ на: Спасибо, я разобрался. отправлено V61 08 июля 2004 г. 11:00

85 LE что для циклона, что для ацекса. Для второго разрешить длинные цепочки каскадирования LE. Вся эта толпа ИЛИ тогда трансформируется в НЕ-И-НЕ и ложится на цепочки каскадирования ячеек по И. При полноценных сумматорах на всех стадиях - порядка 120LE. Что касается компиляченья в ASIC, то там до 8-ИЛИ в либах дают, и занимает это 8-ИЛИ всего лишь 8 гейтов (пар транзисторов), что на 0.35 микрон откушивает 25,2 микрона в ширину и хавает 0.7 uW/mhz. Что опять-же куда эффективнее, чем собирать толстые сумматоры (синтезатор почему-то сам их не трансформирует в кучу ИЛИ, хотя это заметно эффективнее). Площадь целиком данного делителя в АСИК не считал, ломает TCL писать, да и зависеть будет от заданных времянок капитальным образом, не то что в ПЛИС.

• Получилось вот такое. — V61   (08.07.2004 14:30, 635 байт)
  • Ответ: (+) — SM   (08.07.2004 14:43, 88 байт)
    • Понятно, — V61   (08.07.2004 15:00, 107 байт)
      • С первого взбляда не в MUX'ах дело, а в построении сумматоров (+) — SM   (08.07.2004 15:31, 233 байт)
        • Может и так. — V61   (08.07.2004 16:19, 61 байт)
          • В общем это заморочки конкретного синтезатора. — SM   (08.07.2004 17:25, пустое)
• Попробую написать, интересно. — V61   (08.07.2004 13:00, пустое)