|
|
Хотел сделать генератор с фазовым сдвигом 90 градусов:
LIBRARY ieee;
use ieee.std_logic_1164.all;
ENTITY gen IS
PORT(
out_fa :out std_logic;
out_fb :out std_logic;
clk :in std_logic
);
END gen;
ARCHITECTURE a OF gen IS
signal fa,fb:std_logic;
BEGIN
process (clk) begin
if(clk'event and clk<='0') then
-- if(clk'event and clk<='1') then --лабуда полная
fa<= fb;
fb<=not fa;
end if;
end process;
out_fa<=fa;
out_fb<=fb;
end a;
работает ,но как только меняю полярность клока->полная Ж..
кто знает намыльте
(синтез Q4.0-sp1 rtl wiever покожет глюк)
E-mail: 
info@telesys.ru
